Systemverktøy for FPGA-design
Synplicity lanserer System Designer, et nytt verktøy for implementering på systemnivå og integrasjon av IP i FPGA-design.
Denne artikkelen er 2 år eller eldre
Synplicity Inc. lanserer i dag System Designer, som er et komponentuavhengig utviklingsmiljø for konfigurering av intellektuell eiendom (IP) og sammenstilling på systemnivå. Produktet utfyller selskapets implementeringsverktøy Synplify Pro og Synplify Premier for FPGA-design.
System Designer skal gjøre brukerne i stand til å velge, konfigurere og sette sammen intern og tredjeparts IP levert i IP-XACT formatet, integrere denne IPen og så implementere den på en enkel måte inn i et stort utvalg av komponenter fra ulike leverandører, som Actel, Altera, Lattice Semiconductor and Xilinx.
System Designer er ifølge Synplicity en nøkkelkomponent i selskapets nye ReadyIP Initiative, et program som tar sikte på å forenkle tilgang til, evaluering av og bruk av IP for FPGA-baserte systemdesign. ReadyIP-programmet skal gjøre brukerne i stand til å evaluere og "prøve-før-de-kjøper" IP til sine design gjennom System Designer, ved hjelp av selskapets synteseverktøy .
- FPGAer har beveget seg stadig lenger inn på systemnivå, og det nye verktøyet vil gi brukeren muligheter til å utnytte dette bedre ved å kunne ta i bruk IP fra en mengde leverandører, evaluere IPen i sitt eget design og deretter implementere systemet i den FPGA-komponenten de ønsker å bruke, kommenterer produktansvarlig Angela Sutton.
