5. generasjon SiC for 1200 V MOSFET

Den nye høyspenningsteknologien markerer et tydelig ytelsesløft og retter seg ifølge selskapet mot KI-datasentre, energi- og nettinfrastruktur samt industriell elektrifisering.

Den oppdaterte TAP-arkitekturen kombinerer robustheten fra en planar gate med ytelsesfordeler fra trench-struktur i source-regionen. Resultatet skal være mer kompakte komponenter og forbedret effektivitet i høyspenningsapplikasjoner. Plattformen danner grunnlaget for en ny serie 1200 V MOSFETer, som kompletterer selskapets eksisterende 2300 V- og 3300 V-løsninger.

Navitas Semiconductor oppgir en 35 % forbedring i FoM (RDS,ON × QGD) sammenlignet med forrige 1200 V-generasjon. Dette reduserer svitsjetap, muliggjør kjøligere drift og åpner for høyere svitsjefrekvenser. QGD / QGS -forholdet er samtidig forbedret med rundt 25 %, og sammen med terskelspenning VGS,TH ≥ 3 V øker immuniteten mot parasittisk turn-on i støyutsatte miljøer.

Dynamisk ytelse er optimalisert gjennom forbedret RDS(ON) × EOSS -karakteristikk. Plattformen inkluderer også «Soft Body-Diode»-teknologi, som bidrar til lavere elektromagnetisk støy (EMI) og mer stabil kommutering ved høyhastighetssvitsjing.

5. generasjon er kvalifisert til AEC-Plus-nivå, med utvidet stresstesting (HTRB/HTGB), dynamiske pålitelighetstester (DRB/DGS) og svært lav VGS,TH -drift over tid. Navitas fremhever også høy gateoksid-pålitelighet og lav FIT-rate, egenskaper som er kritiske i oppetidsfølsomme systemer som datasentre og energiinfrastruktur.