Nytt FPGA-verktøy skal gi TFLOP-ytelse
Nå lanserer Altera Altera Quartus II utviklingsprogramvare i v14.1 som skal gi utvidet støtte for Arria 10 FPGA- og SoC-kretser.
Denne artikkelen er 2 år eller eldre
Altera Corporation lanserer i dag Quartus II v14.1 med utvidet støtte for Arria 10 FPGAer og SoC.
Arria 10 er ifølge Altera også markedets eneste FPGA-komponenter med herdede flyttallsbaserte DSP-blokker, og den eneste only 20 nm SoC type FPGAer med integrert ARM prosessor.
Det nye programvareverktøyet skal gi umiddelbar støtte for flyttallsblokkene som er integrert i Arria 10, og brukerne kan velge mellom tre unike DSP designinngangsflyt, og oppnå så meget som 1,5 TFLOPS med DSP-ytelse.
Programvaren har også flere forbedringer som skal øke produktiviteten.
Verktøyflyten omfatter OpenCL for programmerere, DSP Builder for modellbasert designere og HDL- (hardware description language) flyt for tradisjonelleFPGA designere.
I motsetning til «myke» implementeringer, bruker ikke «harde» flyttallsblokker verdifulle logikkressurser for flyttallsoperasjoner.
Andre egenskaper i den nye versjonen er forbedret Design Space Explorer II (DSE II) verktøy for raskere fastlegging av timing,en optimalisert, sentralisert IP-katalog og forbedret brukergrensesnitt (GUI), tilleggsstøtte for Alteras nye non-volatile MAX 10 FPGA, og forbedringer i serielinkanalyseverktøyet JNEye.
