Oppdaterer ISE Design Suite
Xilinx ISE Design Suite 12.3 er en oppgradering som er første steg i å møte spesifikasjonene AMBA 4 AX14 for sammenkobling av funksjonsblokker i SoC-design.
Denne artikkelen er 2 år eller eldre
I følge Xilinx er de først til å standardisere på AMBA 4-spesifikasjonene som en del av deres arbeid med å støtte «plug and play» FPGA-design.
– Fleksibiliteten som er innebygget i AXI4 interconnect gjør at den kan skreddersys for ytelse og areale samtidig som det blir lettere for kundene å integrere IP fra forskjellige leverandører. Den gjør det også mulig for ASIC-designere å migrere design og IP til vpre FPGAer, sier Vin Ratford visepresident og markedsdirektør i Xilinx.
AXI4-protokollen definerer et punkt-til-punkt grensesnitt utviklet for å møte utfordringene rundt ytelse i System-på-én-brikke (SoC). Protokollen støtter flere (forskjellige) klokkehastigheter sammen med data opp- og nedskalering. Den tar også for seg adresse pipelining, «out of order completion» og multitrådtransaksjoner.
Oppdateringen forbedrer blant annet modulene PlanAhead Design og Analysis Cockpit, i tillegg til å bli bedre på energioptimalisering.
Mer info: Xilinx
