Metodikk for System Verilog
Mentor Graphics og Cadence vil samarbeide om å utvikle felles konstruksjonsmetodikk rundt språket System Verilog.
Denne artikkelen er 2 år eller eldre
System Verilog har mange tilhengere, og brukes spesielt til verifisering. Problemet har vært at verktøy fra ulike leverandører ikke alltid virker sammen.
Mentor slår seg nå sammen med konkurrenten Cadence, og begge lover å tilpasse sine verktøy til en felles metodikk basert på System Verilogstandarden IEEE 1800-2005.
Den nye metodikken får betegnelsen OVM, Open Verification Methodology, som skal gi full interoperabilitet, slik at design og verifikasjons-IP som utvikles med ett verktøy også skal kunne kjøres på verktøy fra andre produsenter. For at flest mulig skal ta i bruk metodikken legges kildekoden til OVM åpen.
En pilotversjon skal være ute i løpet av året.
