Tunneling FET

Infineon Technologies AG har den siste tiden presentert flere interessante forskningsresultater. Blant annet har de i samarbeid med det tekniske universitetet i München vist et nytt skalerbart transistorkonsept med lavspennings digitale og analoge kretser. For første gang skal det være mulig å produsere såkalte tunneling felteffekttransistorer (TFET) i en standard silisiumprosess med god ytelse, både mhp. statiske og dynamiske parametere.

Det er utviklet en familie med logikkretser basert på den nye komponenten, for å demonstrere fordeler som ekstremt lavt effektforbruk, og kompatibilitet med standard CMOS-teknologi og kretsdesign. – I denne komponenten har vi utnyttet noe som frem til i dag har vært ansett som en parasittisk effekt, nemlig kvantemekanisk tunneling, forklarer Infineon-forskeren Thomas Nirschl, som for tiden jobber med TFET-prosjektet ved universitetet.

Man anser at TFET-teknologien vil muliggjøre enda mindre geometrier enn standard MOSFET-teknologi, og kan dermed "redde" Moore's lov. TFET-strukturen, slik den presenteres av Infineon, har en tunnelingforbindelse på source-siden av kanalen. I den ikke-ledende TFETen finnes det en stor pn-diodebarriere mellom source og drain, som resulteter i svært lave lekkasjestrømmer. Når en MOS-kanal dannes ved foroverbiasing av gaten, oppstår en tunnelstrøm med en svært bratt påslagskarakteristikk.

En laveffekt TCMOS (TFET CMOS) logikkfamilie utviklet ved universitetet skal kunne erstatte standard CMOS-funksjoner direkte. Det er videre laget ulike demonstratorer. TCMOS-kretsene skal kunne redusere det statiske effektforbruket med en faktor opptil 100, avhengig av inngangsvektoren.

Med sine eksponensielle svitsjekarakteristikker, skal TFETs også være egnet for integrerte, analoge kretser.