ST og MIT har utviklet ny lavenergi prosessor
STMicroelectronics og MITs Microsystems Technology Laboratories har utviklet et «ultralavspenningssystem på en brikke».
Denne artikkelen er 2 år eller eldre
Nyheten ble presentert på European Solid-State Circuits Conference i Helsinki, Finland, nylig. Dette er et avansert utviklingsprosjekt som har hatt som mål å komme fram til en lavenergi prosessorteknologi. Løsningen er et 32-bit, spenningsskalerbart system på én brikke (SoC). Typiske anvendelsesområder er medisinsk elektronikk, trådløse sensornettverk og mobile applikasjoner.
Systemet er implementert på STs 65 nm prosess og har et energiforbruk på 10,2 pJ/cycle ved 0,54V. SRAM minnecellene kan kjøre ved 0,4V. Forbruket ved minneaksess er ytterligere redusert gjennom bruk av små sperre (latch-)baserte instruksjoner og data-cash i første hierarkinivå.
Andre egenskaper er ultra laveffekt klokkegenerering og analog-digital omformer, et sett av periferigrensesnitt som timer og seriegrensesnitt som kan kjøre ved minimum spenningsforsyning.
Hele meldingen kan leses her.
