RFIC simulering
Xpedion Design Systems lanserer sin nyeste versjon av GoldenGate simulatoren, versjon 4.0.
Denne artikkelen er 2 år eller eldre
Denne utgaven har fått muligheter bl.a. for å kjøre Monte Carlo analyse på parallelle maskiner, og skal gi betydelig redusert tidsforbruk på simulering, økt minneeffektivitet, bedre arbeidsflyt og 64-bit støtte.
Ifølge selskapet møter designere av RFICer store utfordringer, ikke minst i det trådløse forbrukemarkedet. På den ene siden skal man møte stramme spesifikasjoner, og på den annen side skal man kunne gå inn i høyvolum produksjon. Utfordringene blir ikke mindre av trende mot mindre geometrier for RF CMOS og SiGe teknologier, som gjør at tradisjonelle designverktøy og metodikk nærmest bryter sammen. Det er nettopp her GoldenGate 4.0 skal gjøre jobben, heter det.
RFIC-simulatoren er utviklet spesifikt for RFIC-designere som ønsker å utføre avansert simulering og analyse. Simulatoren er fullstendig integrert med Cadences Analog Design Environment (ADE) og bruker Spectre Process Design Kits lokalt, uten behov for oversetting. Systemet åpner for automatisk analyse av ACPR, EVM, Gain Compression, SSNA, IP3 og meget annet på transistornivå i løpet av få minutter. Hele transceivere kan simuleres med industristandard modulerte kilder. Simulatoren er kraftig nok til å kunne simulere design med over femten tusen (15.000) aktive komponenter og over en million postparasittiske elementer.
