SuperH-samarbeid
Hitachis "SuperH"-serie RISC-baserte mikroprossessorer/-kontrollere, har fått nytt medlem utviklet av Hitachi og STMicroelektronics (ST) i samarbeid. SH-5 er dessuten den første 64-bit kjernen i denne familien.
Denne artikkelen er 2 år eller eldre
Hitachi og ST har samarbeidet siden 1997, og det var ut fra et felles ønske om å utvikle en 64 bit RISC-prosessor som var utgangspunktet. Et annet faktum er at å starte et slikt prosjekt koster i dag mer enn én kan klare eller har lyst til å starte alene.
I alliansen heter det at de sammen skal markedsføre SH-5 prosessorkjerner for system-på-én-brikke anvendelser, programvare og utviklingsverktøy.
Forskjellige produkter
Det snakkes allerede om fremtidige produkter, som SH-6 som etter all sannsynlighet også vil bli utviklet i en eller annen samarbeidsform. Først vil SH-5 kjernen imidlertid gå inn i Hitachis SH8000-produkter og ST's ST40.
Arkitekturen
I følge beskrivelsen har SH-5 vesentlig bedre ytelse enn SH-4-familien. Men det presiseres at programvare for tidligere versjoner fortsatt skal virke. Det nye i arkitekturen er først og fremst 64-bit databredde, utviklingen av "SHmedia" 32 bit instruksjonskode for høyytelses multimediaanvendelser, og bruk av SIMD-teknikker (Single-Instruction, Multiple-Data). Den tar også vare på SH-4's 16-bit kodede instruksjoner med det de kaller "SHcompact"-modus.
Lavt forbruk
Den første versjonen som for øvrig skal være leveringsklar i eksempler fjerde kvartal 2000, bruker kun 600mW ved 400 MHz/1,5V. Ytelsen i dag er 714 MIPS med Dhrystone 1.1 og 604 MIPS med Dhrystone 2.1. Det med måling av ytelse er for øvrig en historie for seg som vi vil komme tilbake til.
En flyttallsenhet (FPU) som faktisk er opsjon kan arrangeres i konfigurasjonene 64x32 bit (enkelpresisjon), 32x64 bit (dobbelpresisjon) og 16x128 bit (fire enkelpresisjon). Her snakkes det om en ytelse på 2,8 milliarder flyttalssoperasjoner pr sekund (GFLOPS) i krevende multimediaanvendelser.
Systembrikke
Arkitekturen er optimalisert for bruk i system-på-én-brikke anvendelser. Doble 64-bit les/skriv kanaler, 3,2 Gbyte/s intern "SuperHyway" buss med tillegg av to bakoverkompatible periferibusser skal sikre at IP-blokker fra både Hitachi og ST skal kunne integreres med prosessorkjernen. SuperHyway er for øvrig kompatibel med standarden VSI (Virtual Socket Interface).
