Kretsdesign med kraftigere analyse

Siemens Digital Industries Software avduket i dag Tessent RTL Pro, en innovativ programvareløsning utviklet for å hjelpe designteam som utvikler integrerte kretser (IC) å effektivisere og akselerere et bredt spekter av kritiske design-for-test-oppgaver (DFT) for deres neste generasjons design.

Ettersom IC-design fortsetter å vokse i både størrelse og kompleksitet, må ingeniører identifisere og adressere testbarhetsproblemer på de tidligste mulige stadiene av design. Siemens' Tessent-programvare skal hjelpe designerne med å møte dette behovet ved å muliggjøre analyse og innsetting av et stort flertall av DFT-logikken deres veldig tidlig i designflyten, utføre rask syntese og deretter kjøre ATPG (automatisk testmønstergenerering) for å identifisere og adressere avvikende blokker og treffe passende tiltak.

Tessent RTL Pro automatiserer analysen og innsettingen av testpunkter, innpakningsceller og x-bounding-logikk tidligere i designflyten, noe som kan hjelpe kunder med å forkorte designsykluser og forbedre testbarheten til deres design. I motsetning til konkurrerende løsninger, håndterer denne programvaren ifølge Siemens komplekse Verilog- og SystemVerilog-konstruksjoner samtidig som utseendet og følelsen til det originale RTL-designet opprettholdes.

Tessent RTL Pros "shift-left"-funksjonalitet skal også bidra til å forbedre muligheten til tredjepartsverktøy for å optimalisere areal og timing når du legger til DFT-logikk før syntese, og etterlater bare skanneinnsetting for portnivået. Designinnsetting skjer på RTL-utviklingsstadiet, med RTL-utgang, som tillater sømløs integrasjon med tredjeparts syntese- og verifiseringsprogramvare. I tillegg genererer RTL Pro designfiler som fungerer med alle nedstrøms syntese- eller verifikasjonsflyter, uten å kreve en lukket-flytprosess, får vi opplyst.

Mer informasjon: www.siemens.com/tessent