FPGA Meetup i Bergen

Her vil Espen Tallaksen fra EmLogic gi praktisk innsikt, praktiske teknikker og ekte eksempler ved bruk av UVVM som kan hjelpe deg med å designe raskere, feilsøke mindre og forbedre kvaliteten dramatisk. – Enten du er student, ingeniør i starten av karrieren eller erfaren utvikler, vil du få noe verdifullt med deg, fastslår han.

Tid og sted: Tirsdag 10. mars, Rom M309, Høgskulen på Vestlandet (HVL). Begge sesjonene vil være åpne for alle som er interessert.

Gjesteforelesningen som starter kl 09:00 og varer til kl 11:00 vil dreie seg om å lage en enkel testbenk, steg for steg.

De fleste enkle testbenker har, ifølge Tallaksen, så godt som ingen struktur, er forferdelige å modifisere og håpløse å forstå. I tillegg tar de altfor mye tid å implementere og gir så godt som ingen støtte ved feilsøking av potensielle problemer.

Denne presentasjonen vil vise og eksemplifisere hvordan man kan bygge en langt bedre testbenk med hensyn til alle disse problemene, på betydelig kortere tid. Presentasjonen vil også forklare hvordan denne verifiseringsmetoden til og med resulterer i redusert designtid og redusert feilsøkingstid. Eksemplene vil vise testbenkkode ved bruk av UVVM. Selve FPGA Meetupen går for seg kl. 12:00 - 14:00 og vil ha følgende innhold:

Assertions in VHDL and UVVM

Assersjoner kan være svært nyttige for å oppdage problemer i designet ditt – og kanskje enda viktigere – for å oppdage problemer tidlig der problemet oppstår. De kan brukes i designet ditt, vanligvis for å sjekke antagelser, integrasjon, relasjoner osv., men også i testbenken din, vanligvis for å verifisere spesifikke tidsmessige egenskaper. Denne presentasjonen vil vise bruken av enkle assersjoner for statiske og dynamiske egenskaper for både design og verifisering. Det vil være eksempler som bruker rene VHDL-påstander og det nye assersjonsbiblioteket i UVVM. 

Get the right FPGA quality through efficient Specification Coverage.

Spesifikasjonsdekning får stadig mer oppmerksomhet, og er kritisk for sikkerhet (f.eks. DO-254) og forretningskritisk.

Dessverre håndteres dette ofte manuelt, noe som er svært tidkrevende og feilutsatt. UVVMs spesifikasjonsdekning muliggjør en svært effektiv innsamling av forhåndsdefinerte krav, og den genererer rapportene du trenger for både forretningskritiske og sikkerhetsmessige prosjekter, og faktisk for ethvert prosjekt der kvalitet er viktig.

Denne presentasjonen gir en kort oversikt over spesifikasjonsdekning før den går inn på flere detaljer om riktig kravsporing. Den viser også hva som følger med UVVM og hvordan dette kan brukes. UVVM er gratis og åpen kildekode, og det samme gjelder alle grensesnittmodeller, randomisering, funksjons- og spesifikasjonsdekning.

https://www.meetup.com/bergen-fpga-meetup/events/313553718/