Nytt i UVVM for FPGA verifikasjon UVVM (Universal VHDL Verification Methodology) har gjennom årene etablert seg som en praktisk og skalerbar verifikasjonsmetodikk for VHDL-baserte FPGA-design. Her skal vi se på noe av det som er nytt i UVVM.
Lær mer om FPGA-verifikasjon Nå inviteres du til en teknisk workshop innen FPGA-verifikasjon, arrangert av Inventas i samarbeid med Siemens og InnoFour.
Ny FPGA-meetup i Bergen Nok en gang inviterer Inventas til faglig FPGA Meetup i Bergen, tirsdag 27. januar kl. 09:00 – 11:00 på Høgskulen på Vestlandet.
Produktutvikling: Fra krav til krets Har du et produkt du vil lage, men ikke helt sikker på hvordan? Med en god kravspesifikasjon kan du sikre et godt produkt, og at du treffer målmarkedet ditt.
Bidrar til kosteffektiv og bærekraftig produksjon Creor AS i Trondheim har spesialisert seg på å hjelpe bedrifter med industrialisering av produkter, og å finne produksjonspartnere i rimelig nærhet.
